(9) Int. Cl. 4 H 01 L 21/88 21/28 別記号

庁内整理番号 6708-5F 7638-5F 母公■召和62年(1987)2月12日

審査請求 未請求 発明の数 3 (全8頁)

公発明の名称 コンタクトプラグの形成方法

②特 顋 昭61-181222

②出 顧 昭61(1986)7月30日

優先権主張

到1985年7月31日動米国(US)到761206

砂発 明 者 クレイグ・エス・サン

アメリカ合衆国、カリフオルニア州、クパーテイノ(ノー

b' __

スグレン・スクエア、20325

伊発 明 者 パラージ・スワミーナ

アメリカ合衆国、カリフオルニア州、マウンテイン・ヴユ ー ウエスト・ミドルフイールド、555、ナンバー・エ

ータン

ス・301

①出 顋 人 アドバンスト・マイク

アメリカ合衆国、カリフオルニア州、サニイベイル ピ

イ・オウ・ポツクス・3453、トンプソン・プレイス、901

ロ・ディバイシズ・イ ンコーポレーテツド

和代理 人 弁理士 深見 久郎 外

外2名

明 植 市

1. 沈明の名称

コンタクトプラグの形成方法

2. 特許周求の範囲

(1) 集子の表面に実質的にプラナ状の課程体別が配置され、さらにこの製画に接合領域が配置されている集積回路業子のためにコンタクト穴プラグを形成する方法であって、

前記接合領域に重要する前配照内に関別の、 大きさを決められたコンタクト穴を形成する工程 と、

的記穴に半導体材料を充収する工程と、さら 。

各前紀穴の下にある複合領域の極性に数合するように前記半導体材料をドープする工程とを含む方法。

(2) 大を形成する的記工程はさらに、ほぼ 1、4ミクロン以下の1個の水平寸法を有するように各大を形成する工程を含む、特許請求の範囲 第1項に記載の方法。 (3) 水子の表面に、女質的にプラナ状の状態体質が配置され、さらにこの表面に接合領域が 記載されている集積回路来子のためのプラグ形の コンタクト穴を形成する方法であって、

前記接合領域に茂合するパターンに従って、 前記無限体語内にコンタクト穴を形成する工程と、

前記表面にわたりコンタクト穴フィラーは料 の固を形成し、前記穴を充塡する工程と、

的記穴の中に、前記フィラー材料プラグを残 しながら前記表面から前記フィラー材料を取除く 工程と、さらに

各々が既に形成されている接合領域の極性と 数合するために前紀穴に残留している前紀フィラ ー材料にドープする工程とを含む方法。

- (4) コンタクト穴を形成する的配工程は、 さらに的配パターンを規定する的記録では四にマ スクを形成する工程を含む、特許結束の範囲第3 項に記載の方法。
- (5) さらにフォトレジスト材料の前記マスクを形成する工程を含む、特許請求の範別第4項

クロン以下の 1 種の寸はを有す。ようにコンタクトパターンを形成するように前足マスクを形成する工程を含む、特許請求 西前4項に記載の方法。

- (7) さらに前記穴を形成するために前記来子の表面接合領域まで、前記状況体質のマスクされていない領域をエッチングする工程を含む、特許は水の範囲第6項に記載の方法。
- (8) さらに実質的に重査な関係を有するように前記穴を形成する工程を含む、特許請求の範囲が7項に記載の方法。
- (9) フィラーははの前記暦を形成する前に、 前記マスクを取除く工程を含む、特許請求の範囲 第8項に記載の方法。
- (10) フィラー材料の前記録を形成する前記工程は、さらにポリシリコン腺を生成する工程を含む、特許額求の範囲第3項に記載の方法。
- (11) 前記生成の工程は、さらに前記コン

形成する工程と、

前記のマスクされていないプラグが第1の導 電型を有するように、第1の導電型を有する接合 間域上に位置するマスクされていないプラグにイ オンをドープする工程と、

前記前2のマスクを取除く工程とを含む、特許額求の範囲第3項に記載の方法。

(14) 前記券指材料にドープする前記工程 は、さらに

的記表面上にシリコン変化物質を形成する工程と、

第1の明常図を有する複合領域上に位置する 前記プラグ上に同口を形成する工程と、

前記アラグが前記第1の専電型を有するように、前記周口により貫出された前記アラグにイオンをドープする工程と、

前記プラグの頂面上に関化物質を形成する工程と、

的記シリコン変化物間を取除く工程と、 前記第1の導度型の前記プラグをマスクする む、特許損求の範囲第10項に記載の方体。

(12) 前記フェラー材料を取除く前記工程は、さらにほぼ守し 成で前記フィラー材料がよび前記誘電体質をエッチングする方法でエッチングする工程を含む、特許無求の範囲第3項に記載の方法。

(13) 的記憶電材料にドープする的記工程は、さらに

第1の時間型を有する協合領域に位置する場 電材料プラグを有する穴を買う第1のマスクを形成する工程と、

前記のマスクされていないプラグが第2の場で型を有するように、第2の場で型を有するように、第2の場で型を有する複合 们域上に位置するマスクされていないプラグにイ オンをドープする工程と、

前記第1のマスクを収除く工程と、

第2の専電型を有する接合領域上に位置する 専電材料プラグを有する穴を覆う第2のマスクを

ために前記蔵化物局を用いて、前2の専定型を有するように、前記シリコン窓化物域により初めに 但われたプラグにドープする工程と、

前記数化物圏を収除く工程とを含む、特許額 求の範囲第3項に記載の方法。

(15) 集積回路内で接合領域上に観たわる 誘電体器におけるプラグ形のコンタクト窓を形成 する方法であって、

的記憶合領域に合致するパターンで、前記課 団体成内にコンタクト窓を形成する工程と、

前記コンタクト家を充塡するフィラー材料の 騒を前記状態体盤に形成する工程と、

プラグが前記窓内に残留するように前記フィラー材料面を取録く工程と、

前1の導電型を有する接合領域上に数たわる、 窓内の約記プラグ上に第1のマスキング間を形成 する工程と、

第2の財電型を有し、第2の準電型を有する 接合領域上に機たわる。 本内のブラグに第2の準 電型をドープする工程と、 上に前2のマスキング目を形成する工程と、

的配第1の専電型を与する複合領域上に模だ わる、窓内のプラグに前 1 の物電型をドープ する工程と、

的記算2のマスキング間を取除く工程とを含み、

それによって各家が、下畑の花合飢城と飲合 する物電型を有するプラグを有する方法。

(16) コンタクト窓を形成する的記工程が、 さらに1個の水平寸法がほぼ1、4ミクロン以下 になるように前記数をエッチングする工程を含む、 特許請求の範囲第15項に記載の方法。

(17) 前記フィラー材料周を取除く前記工程が、さらに前記フィラー材料と前記は電体層とをほぼ同じ速度でエッチングするエッチング過程を含み、そのため前記フィラー材料のすべてが前記は単体層の表面から取除かれ、前記穴フィラー・材料の周辺表面が、ほぼ0.3ミクロンだけ前記

S) の方法を用いて製作された東子のための物理 性または半導知性のコンタクトプラグを形成する 方法に関する。

(2) 先行技術の説明

半導体分野における超大規模係(VLSI) 一回路の出現は多くの問題を超えていて、VLSI 回路ダイスにしばしず在する機万のおよび機十 万もの能動構成要素を効果的に相互接続させる必 要性を含む。技術の現在の状態における概率の 接続機構は基本的に、たとえば結合されるべき各 他効果子の複合観線に通じる孔(別名、コンタク ト窓)を有する地種体理に生成されるアルミニウ ム質の単低性材料のパターン化された静順である。

VLSIにおいて、ウエハの表面の構成要素質 域に対する水平寸法は1ミクロン範疇に近づきつ つある。しかし、コンタクト穴の垂直方向の高さ あるいは深さは、寄生容量や金属和互接続段があ 個のような拘束があるので、この尺度快めは不可 他かもしれない。このように比較的深いコンタク ・ト穴は、相互接続として用いられるスパッタされ の範囲第1.5項に記載の方法。

(19) 的記フィラー材料を取除く的記工程は、さらに、的記フィラー材料が的記述者体制から取除かれてしまったとき、検出が発生するように終点検出を用いるエッチング過程を達成する工程を含む、特許角束の範囲第15項に記載の方法。
3、発明の非親な説明

(1) 取明の分野

発明の育局

この我切は一般的に集新回路のコンタクト構造に関し、特に完全にプラナ化された集積回路素子、特にコンプリメンタリ金四酸化物半導体(CMO

た金属膜には施せない。膜部被理が良くないと結。 果的に少国りと情報性の損失を超くことになる。

この困難を取除くのに用いられる1つの方法はコンタクト大に似料を形成するエッチングトなきを使用することである。この方法はコンタクトなへのまずい金属及が被理の問題をしばしば解決することができる。しかしながら、この方法は輸小の違規を助長しない、なぜならばコンタクトなの上面での寸法は比較的大きいままであるからである。

現在のCMOS集積回路は、(接合とフィールドの間の電気的知格を生じ、回路を動作不應にする)p・またはn・領域および周囲のフィールド分類類域の双方の上でコンタクト穴が聞くのを動ぐためにp・およびn・拡散領域のコンタクトを 拡散領域の充分内部に配置させる。拡散領域の充分内部で穴を整列させるための間周の必要条件も またスケール決めの目標に反する。

NMOSおよびCMOSVLS!の双方においても、非常に扱いa・およびp・被合が一般に用

うな金質相互接続層により直接にコンタクトされるとき、終合を選じて金属の「スパイク化」が起こり得る。これもまた多とは創性の損失を生じる。

凡明 页的

この発明の主たる目的は、集積回路相互接続と して用いられ コンタクト穴のための低低抗導電 プラグを提供することである。

この発明の別の目的は、集品回路素子 ための コンタクト穴プラグを形成する方法を提供することである。

この発明のさらに別の目的は、順次の間の生成およびマスキングに対する必要条件を観和するためにウェハの段が高さを最小にする集積回路コンタクト窓のための専電低抵抗フィラーを形成する方法を提供することである。

この発明のさらに別の目的は、「スパイク化」
の可能性を大いに削減するために、集積回路の金

広い周囲では、この見明は、第子の表面に支質

開示された方法は、コンタクト孔の形成の前に プラナ化技術の利用を可能にするという利点を提 供し、したがって順次の器の生成およびマスキン グのために割らかな表面を提供する。

この発明の別の利点は、より形成しやすく、ウェハの不動産面積をさほど占有しなくてすむ重直

側壁を有するコンタクト孔の使用を可能にすることである。

この発明の他の目的、特徴および利点は、各図を通じて周じ参照符号が同じ特徴物を示す、下記の詳細な説明および抵付図面を考察することで明らかになるであろう。

非細な説明

この我们の特定の実施例を詳細に参照する。これは、この我们を実施するために我明者により現在企図されている最良のモードを示している。 代替の実施例も取付図面に簡素に設切されるべられている。この説明において参照されるの面はは、特に性目される場合を執き、尺度次めするように協かれたのではないと理解されるべきである。 きんに、この図面はこの現明に従って製作された集積図路の一部分のみを示すことを意図している。

第1回はたとえば、一般的に結晶シリコンまたはエピタキシャルで形成されたシリコン耐から形成されたり型準理性のウェハのサプストレート1 〇を示し、そこにかつその上に他動集積回路構成 要素が製作されている。因示の目的で、n・型準理性を有するように多くドープされた拡放領域12は、サプストレート10の表面14の真下に物質する。この拡放領域には、フィールド酸化類は16とp型サプストレート10により、表面14の原接するいかなるドープ領域からも分離されている。例示のポリシリコンゲート18は、フィールド酸化物16に重ねて示されてある。

集核回路構成要素の製作方法において用いられる共通の技術の詳細を記述する刊行物は多くある。例として、フェアチャイルド・コーポレーションが1979年に依根を特たレストン・パブリッシング・カンパニー、インコーポレーテッドの「半単化および組積回路製作技術」(Semiconductor

& Integrated Circuit Fabrication
Techniques)を参照されたい。これらの技術は
この発明の実施に採用されている。さらに、個々
の工程は商業的に入手可能な集積回路製作機械を
使用して達成され得る。この発明の理解に特に必
要であるので、近似の技術データを現在の技術に

な関節を必要とするかもしれない。

能動構成要素の製作があったとき、権幅にプ ラナ化された終電体配20がダイスの表面に形成 される。アダムス・アンド・カビオ帯、「J. Electrochem. Soc.,. Vol. 128 (1981). 432月から437月に述べられるような技術が 採用されてもよい。基本的に二酸化シリコンの固 (厚さ、およそ1、0ミクロン) は化学的気相点 氏(CVD)によって生成される。フォトレジス ト殿(同様におよそ1、0ミクロン)はその裏面 に引き延ばされる。フォトレジスト膜の平坦な表 面は、フォトレジストと製化物がほぼ周じ速度で エッチングするような条件の下で、1.3ミクロ ンの材料をプラズマ内でエッチングすることによ り二酸化シリコン暦20に転送される。いかなる 残留のレジストも取除いた後、別の0.5ミクロ ンの二世化シリコンが生成される。

さらにコンタクト穴パターンが、従来のフォト

次に、ポリシリコン財30は、第3因で完全に示されているように、好ましくは韓点検出を打するエッチング方法を用い、穴24の各々にポリシリコン穴プラグ34を残しながら、誘電体20の表面22が貸出するまで、エッチング2つにかり、は、このエッチング工程が解談される。

 ない)は、すべての大24が1個の水平寸法において1、4ミクロンのいはそれ以下であるように設計されている。かの水平寸法においては制度がなく、垂直寸法は最も実質的に考慮すると、0、5から2、5ミクロンの間を変動し得る。大24は、従来の異方性プラズマ酸化物エッチング技術を用いるような方法で、賃貸体超20内にエッチングされる。これは実質的に垂直(たとえば、ウェハの表面14に垂直)な側型26を有するコンタクト大24を形成するであろう。それからフォトレジストマスクが取除かれる。

次に、如2回に完全に示されているように、準 単体材料限3 0 が形成される。一般的に C V D は、 厚さがほぼ1.5 ミクロンのポリシリコン層 3 0 を得るために用いられる。少なくとも1つの空間 範囲内のコンタクト穴24の寸法が小さく、 化学 的気相成長が等角性を有するために、ポリシリコ ンの表面32は実質的にプラナ化されるであろう。

金属相互能・技暦40により覆われるべきコンタクト
お24に入り込む、もしくはコンタクト数24
から出る母大段部高さは0.3ミクロンである。

別のマスク38~(再び、典型的にはフォトレ シスト)は、第4b 菌で示されているように、異 に思想する穴24~内のマスクされていない穴プラグ34~は、同び、ローイオン住入技術によるのと同様にドープされる。 前4b 図の矢印はホウ末(またはBF。)イオン住入産を表わし、これは穴プラグ34のn。ドーピングのために用いられる風とほぼ同じである。フォトレジストマスク38~はそれから取除かれる。

ドーパントが、アルゴン昇切気下の900℃ではは1時間の熱処理により、プラグ34および34~を通って拡放され得る。

プラグ34および34~をドープするための代替の手順は、第5a 図および第5b 図に示される。初めに、シリコン窓化物間42が、p * 接合領域12~と重要するプラグ34~を取うように形成される。n * 注入後(第4a 図で説明されたように)、n * ドーププラグ34は、従来の危波及方法によるのと同様に、第5b 図で示されるように動化物質44を形成するために、その領面で酸化

NMOSの応用には、n・住入工程の前にフォトマスキング工程が必要でなく、しかもp・ 住入も必要ではない。

第 1 菌ないし第 6 図は、この発明の実施例による方法工程の理想化された制序を表わず関略断固

p・ アラグ34 * のドーピングに続いて (第4 b 固で説明されたように) 、 限化物圏 4 4 は超式化学エッチまたはプラズマエッチ方法のようなー般に知られた技術により、 取除かれる。

ポリシリコン大アラグ34 および34 の処理が完成した状態で、第6周の段が完成で示されているような金属和互接映图40の生成で始まり、
ダイスが従来通り処理され符る。

この発明は、CMOS方法で示されてきた。簡単な修正によりCMOS方法がNMOSおよびパイポーラ集積回路製作方法に応用可能になることは、当度者にとっては初らかであるう。たとえば、

成であり、

第 1 図は、プラナ化された終電体質を貫通する コンタクト穴を有するサブストレートの段部の充 級を示し、

第2因は、ポリシリコン層が制電体層に重要し、 しかも第1回のコンタクト大を充塡する収益の完 成を示し、

前3 例は、前2 例のポリシリコン密が既に取除 かれ、コンタクト大にポリシリコンプラグを残し ている食体の完成を示し、

第48 図と第4b 図は、第3 図で示されたコン タクトプラグのドーピングを示し、


新 5 a 例と前 5 b 図は、第 3 図で示されたコンタクトプラグのドーピングの代替の方法を示し、

第6回は金属層を所定位置に乗せた、この作引の役割の完成を示す。

図において、10はウェハのサプストレート、12,12 に拡放領域、14はウェハの表面、16はフィールド数化物領域、18はポリシリコンゲート、20は二酸化シリコン酸、22は試定


コンの表面、34、34 1 はポリプラグ、36 は 周辺表面、37 はポリプラの周辺表面、38. 38 1 はマスク、40 は五、金田和豆様終度、4 2 はシリコン質化物質、4 4 は酸化物質である。


特許出頭人 アドバンスト・マイクロ・ディバインス・インコーボレーテッド 代 垣 人 弁理士 ほ 見 久 郎



-153-

BEST AVAILABLE COPY





-154-

BEST AVAILABLE COPY



The Delphion Integrated View

Other Views: **INPADOC**

Title: JP6232630A2: TEMPERATURE COMPENSATION TYPE CRYSTAL

OSCILLATOR

► Want to see a more descriptive title highlighting what's new about this invention?

Country: JP Japan

Kind: A

Inventor(s): AKANE KATSUNORI

NAITO ATSUSHI SAKABA YASUO

Applicant/Assignee: Inquire Regarding

NIPPON DEMPA KOGYO CO LTD

News, Profiles, Stocks and More about this company

Issued/Filed Dates:

Aug. 19, 1994 / Jan. 30, 1993

Application

JP1993000034444

IPC Class: H03B 5/32;

Interested in classification by use rather than just by description?

Priority Number(s): Jan. 30, 1993 JP1993000034444

Abstract:

Purpose: To improve the job performance for a write job of temperature compensation data, to secure electric connection and also to correct the temperature compensation data while the oscillator is mounted on an equipment.



Constitution: The temperature compensation type crystal oscillator compensating temperature with temperature compensation data stored in a semiconductor memory is featured in that it is provided with a case containing an insulation board 13 with an oscillation circuit mounted thereon and a connection board 16 extended to the outside of the case from the insulation board via a break line 15. connecting to external terminals, receiving write data to be written into the semiconductor memory and removed and broken after data are written.

COPYRIGHT: (C)1994, JPO& Japio

See a clear and precise summary of the whole patent, in understandable t rms.

Family: Show known family members

Other Abstract Info: DERABS G94-306534 DERG94-306534 JAPABS 180603E000104



JAP180603E000104

Foreign References:

No patents reference this one





Nominate this for the Gallery...

Subscribe | Privacy Policy | Terms & Conditions | FAQ | Site Map | Help | Contact Us
© 1997 - 2001 Delphion Inc.

BEST AVAILABLE COPY